Resumen:
El objetivo de este proyecto titulado “Sistema de Preprocesado para Guerra Electrónica” es el diseño e implementación de un preprocesador, cuyo objetivo es hacer más eficiente el análisis y procesado posterior de señales de radio frecuencia. Al mismo tiempo, optimiza el consumo energético y el ahorro de carga computacional. Está pensado para colaborar en cualquier ámbito, aunque centrándose en el militar y en las telecomunicaciones.
La solución propuesta se ha implementado mediante la simulación de señales con diferentes geometrías, y el uso de algoritmos y procesados de señales digitales, elegidos cuidadosamente tras realizar un análisis comprensivo de las herramientas y algoritmos más efectivos en este ámbito. Algunos de estos procesos son el uso de filtros digitales como el filtro FIR, o el uso de la Transformada Discreta de Fourier (FFT) junto con una esparsificación. Además, se ha llevado a cabo un análisis de los preprocesadores más destacados en la literatura actual, lo que ha aportado un gran valor técnico y estratégico al proyecto.
Desde el punto de vista tecnológico, el sistema se construye manteniendo una arquitectura modular, en la que cada etapa implementada es totalmente independiente, estando estructurado en funciones auxiliares, y siguiendo unas pautas marcadas para garantizar la máxima compatibilidad con HDL, ya que uno de los objetivos finales consiste en diseñar el sistema de forma que permita su futura integración en una FPGA.
En este proyecto se pretende seguir una metodología en cascada en tres fases, comenzando por un análisis del estado del arte de la EW, y de las diferentes tecnologías y arquitecturas. En segundo lugar, se abordará la implementación del código, y el diseño digital del simulador. Por último, se realizarán y documentarán las pruebas funcionales, que validarán el correcto funcionamiento del diseño, y el cumplimiento de los requisitos establecidos.
El enfoque de las pruebas se centra en realizar pruebas unitarias en cada microservicio, que consistirá en casos de uso aislados. Tras estas pruebas unitarias, el siguiente paso es realizar las pruebas de integración. Estas consisten en verificar cómo funciona la interacción entre microservicios, y dada la arquitectura modular, estas pruebas comprobarán el intercambio de información entre componentes. Se llevarán a cabo con la ayuda y supervisión del director técnico del proyecto.
En cuanto a las herramientas utilizadas, se ha optado deliberadamente por un software libre, de código abierto y gratuito, gracias a la licencia de la universidad, como son MATLAB y Simulink. Esto ha permitido reducir los costes de desarrollo del sistema, y simultáneamente facilita su escalabilidad. El resto del material requerido durante el proyecto ha sido abonado por la empresa INETUM, que ha marcado pautas técnicas clave y ha ofrecido un apoyo constante durante el proceso.
Como trabajo futuro se propone adaptar y ampliar las primeras etapas del procesado, con el fin de validar su funcionamiento con señales reales, y en situaciones reales. Parte de este trabajo consistiría en crear una versión hardware compatible con una FPGA.
Abstract:
The objective of this project, titled “Preprocessing System for Electronic Warfare,” is to design and implement a preprocessor to make the subsequent analysis and processing of radio frequency signals more efficient. At the same time, it optimizes energy consumption and computational load savings. It is designed to be used in any field, although it focuses on military and telecommunications applications.
The proposed solution has been implemented by simulating signals with different geometries and using digital signal processing algorithms, carefully chosen after a comprehensive analysis of the most effective tools and algorithms in this field. Some of these processes include the use of digital filters such as the FIR filter, or the use of the Discrete Fourier Transform (FFT) together with sparsification. In addition, an analysis of the most prominent preprocessors in the current literature has been carried out, which has added great technical and strategic value to the project.
From a technological point of view, the system is built maintaining a modular architecture, in which each stage implemented is completely independent, structured in auxiliary functions, and following guidelines to ensure maximum compatibility with HDL, since the objective of the project is to design the system in a way that enables its future integration into an FPGA, thereby facilitating its conversion to HDL code and simplifying subsequent development work.
This project aims to follow a three-phase waterfall methodology, beginning with an analysis of the state of the art in EW and the different technologies and architectures. Secondly, the implementation of the code and the digital design of the simulator will be addressed. Finally, functional tests will be carried out and documented to validate the correct functioning of the design and compliance with the established requirements.
The testing approach focuses on performing unit tests on each microservice, which will consist of identified use cases. After these unit tests, the next step is to perform integration tests. These consist of testing how the interaction between microservices works, and given the modular architecture, these tests will check the exchange of information between components. These tests will be carried out with the help and supervision of the project’s technical director.
In terms of the tools used, a deliberate choice has been made to use free, open-source software, thanks to the university’s license, such as MATLAB and Simulink. This has reduced the system’s development costs and, at the same time, facilitates its scalability. The rest of the material required during the project has been paid for by the company INETUM, which has set key technical guidelines and provided constant support throughout the process.
Future work will involve adapting and expanding the first stages of processing in order to test the entire system and validate its operation with real signals in real situations. Part of this work will consist of creating a hardware version compatible with an FPGA and monitoring its operation.
Resumen:
El objetivo de este proyecto titulado “Sistema de Preprocesado para Guerra Electrónica” es el diseño e implementación de un preprocesador, cuyo objetivo es hacer más eficiente el análisis y procesado posterior de señales de radio frecuencia. Al mismo tiempo, optimiza el consumo energético y el ahorro de carga computacional. Está pensado para colaborar en cualquier ámbito, aunque centrándose en el militar y en las telecomunicaciones.
La solución propuesta se ha implementado mediante la simulación de señales con diferentes geometrías, y el uso de algoritmos y procesados de señales digitales, elegidos cuidadosamente tras realizar un análisis comprensivo de las herramientas y algoritmos más efectivos en este ámbito. Algunos de estos procesos son el uso de filtros digitales como el filtro FIR, o el uso de la Transformada Discreta de Fourier (FFT) junto con una esparsificación. Además, se ha llevado a cabo un análisis de los preprocesadores más destacados en la literatura actual, lo que ha aportado un gran valor técnico y estratégico al proyecto.
Desde el punto de vista tecnológico, el sistema se construye manteniendo una arquitectura modular, en la que cada etapa implementada es totalmente independiente, estando estructurado en funciones auxiliares, y siguiendo unas pautas marcadas para garantizar la máxima compatibilidad con HDL, ya que uno de los objetivos finales consiste en diseñar el sistema de forma que permita su futura integración en una FPGA.
En este proyecto se pretende seguir una metodología en cascada en tres fases, comenzando por un análisis del estado del arte de la EW, y de las diferentes tecnologías y arquitecturas. En segundo lugar, se abordará la implementación del código, y el diseño digital del simulador. Por último, se realizarán y documentarán las pruebas funcionales, que validarán el correcto funcionamiento del diseño, y el cumplimiento de los requisitos establecidos.
El enfoque de las pruebas se centra en realizar pruebas unitarias en cada microservicio, que consistirá en casos de uso aislados. Tras estas pruebas unitarias, el siguiente paso es realizar las pruebas de integración. Estas consisten en verificar cómo funciona la interacción entre microservicios, y dada la arquitectura modular, estas pruebas comprobarán el intercambio de información entre componentes. Se llevarán a cabo con la ayuda y supervisión del director técnico del proyecto.
En cuanto a las herramientas utilizadas, se ha optado deliberadamente por un software libre, de código abierto y gratuito, gracias a la licencia de la universidad, como son MATLAB y Simulink. Esto ha permitido reducir los costes de desarrollo del sistema, y simultáneamente facilita su escalabilidad. El resto del material requerido durante el proyecto ha sido abonado por la empresa INETUM, que ha marcado pautas técnicas clave y ha ofrecido un apoyo constante durante el proceso.
Como trabajo futuro se propone adaptar y ampliar las primeras etapas del procesado, con el fin de validar su funcionamiento con señales reales, y en situaciones reales. Parte de este trabajo consistiría en crear una versión hardware compatible con una FPGA.
Abstract:
The objective of this project, titled “Preprocessing System for Electronic Warfare,” is to design and implement a preprocessor to make the subsequent analysis and processing of radio frequency signals more efficient. At the same time, it optimizes energy consumption and computational load savings. It is designed to be used in any field, although it focuses on military and telecommunications applications.
The proposed solution has been implemented by simulating signals with different geometries and using digital signal processing algorithms, carefully chosen after a comprehensive analysis of the most effective tools and algorithms in this field. Some of these processes include the use of digital filters such as the FIR filter, or the use of the Discrete Fourier Transform (FFT) together with sparsification. In addition, an analysis of the most prominent preprocessors in the current literature has been carried out, which has added great technical and strategic value to the project.
From a technological point of view, the system is built maintaining a modular architecture, in which each stage implemented is completely independent, structured in auxiliary functions, and following guidelines to ensure maximum compatibility with HDL, since the objective of the project is to design the system in a way that enables its future integration into an FPGA, thereby facilitating its conversion to HDL code and simplifying subsequent development work.
This project aims to follow a three-phase waterfall methodology, beginning with an analysis of the state of the art in EW and the different technologies and architectures. Secondly, the implementation of the code and the digital design of the simulator will be addressed. Finally, functional tests will be carried out and documented to validate the correct functioning of the design and compliance with the established requirements.
The testing approach focuses on performing unit tests on each microservice, which will consist of identified use cases. After these unit tests, the next step is to perform integration tests. These consist of testing how the interaction between microservices works, and given the modular architecture, these tests will check the exchange of information between components. These tests will be carried out with the help and supervision of the project’s technical director.
In terms of the tools used, a deliberate choice has been made to use free, open-source software, thanks to the university’s license, such as MATLAB and Simulink. This has reduced the system’s development costs and, at the same time, facilitates its scalability. The rest of the material required during the project has been paid for by the company INETUM, which has set key technical guidelines and provided constant support throughout the process.
Future work will involve adapting and expanding the first stages of processing in order to test the entire system and validate its operation with real signals in real situations. Part of this work will consist of creating a hardware version compatible with an FPGA and monitoring its operation. Read More
Related posts:
Generador de funciones con interfaz LCD
Modelización numérica de muro de hormigón armado frente a explosiones
Sistema software para la visualización y análisis de parámetros ambientales en hábitats específicos de fauna
Aplicación web para la adopción de animales
La gestión económica en la entrega integrada de proyecto: la vision del project manager
Securización y análisis de algoritmos en dispositivos IoT