El presente proyecto aborda el estudio de SEEs (Single Event Effects – Efectos de Evento Único) generados por la radiación ionizante en SoCs (Systems On Chip – Sistemas en Chip) para aplicaciones aeroespaciales, enfocándose en el análisis de fallos a nivel de equipamiento.
Primero, se describen las características generales del dispositivo electrónico investigado: el SoC de la familia Zynq 7000 de Xilinx, que es el núcleo central de la placa de desarrollo Blackboard, fabricada por RealDigital. Componentes fundamentales del SoC incluyen la FPGA (Field Programmable Gate Array – Matriz de Compuertas Programable en Campo) de la familia Artix-7 y el Microprocesador ARM Cortex-A9.
Se expone la estructura interna de las FPGAs, considerando su naturaleza como dispositivos semiconductores de silicio, lo cual sienta las bases teóricas para comprender los efectos de la radiación atmosférica en estos dispositivos. Se presenta la composición interna de la FPGA investigada, destacando sus singularidades.
Una vez presentada la arquitectura de la FPGA, se exponen los diversos tipos de SEEs y particularmente aquellos que ejercen un impacto significativo sobre los dispositivos basados en silicio. Este análisis culmina con un enfoque detallado en los SEUs (Single Event Upset – Perturbación o Alteración de Evento Único o Singular), pertenecientes a la categoría de errores transitorios conocidos como “errores suaves”, los cuales, a pesar de su naturaleza disruptiva, no ocasionan daños permanentes en el dispositivo, pero sí en el diseño que se implementa dando lugar a errores funcionales.
Para la programación del SoC se utilizan las plataformas Vivado Design Suite y Vitis IDE proporcionadas por Xilinx. Vivado se emplea para el diseño hardware en la FPGA, y Vitis para el programa software en el Microprocesador.
Se desarrollan dos diseños diferentes para analizar los efectos mencionados. El primero es una metodología de análisis de SEUs utilizando el bloque IP (Intellectual Property – Propiedad Intelectual) llamado SEM (Soft Error Mitigation – Mitigación de “Errores Suaves”) IP de Xilinx, que encapsula código VHDL. Este bloque se usa para inyecciones controladas de errores, alterando uno o más bits, lo que replica los SEUs y permite estudiar su comportamiento y las respuestas del sistema.
El segundo diseño representa una elaboración más refinada y complementaria del primero que introduce una metodología de análisis de los SEUs en el que se crea un Inyector de Fallos que consiste una Puerta XOR (eXclusive OR – O Exclusivo). Esta configuración se encarga de seleccionar de forma precisa el bit a alterar dentro de un conjunto de muestras procesadas de una señal sinusoidal, utilizando un bloque de Transformada de Fourier Rápida (FFT – Fast Fourier Transform). Tras la incidencia de la alteración y la subsiguiente recuperación o restauración de la señal sinusoidal original mediante un proceso inverso de FFT, se pretende examinar el impacto final que causa dicho error por medio de una simulación en la plataforma Vivado. En este contexto particular, aunque no se ha utilizado el dispositivo electrónico para la implementación física, es pertinente destacar que sería plenamente factible integrar este diseño en la FPGA, demostrando así su funcionalidad; no obstante, esta aplicación práctica excede el alcance del objeto de estudio de este proyecto.
Abstract:
The present project addresses the study of SEEs (Single Event Effects) caused by ionizing radiation in SoCs (Systems On Chip) for aerospace applications, focusing on the analysis of equipment-level failures.
First, the general characteristics of the investigated electronic device are described: the Zynq 7000 family SoC from Xilinx, which is the central core of the Blackboard development board, manufactured by RealDigital. Fundamental components of the SoC include the Artix-7 family FPGA (Field Programmable Gate Array) and the ARM Cortex-A9 microprocessor.
The internal structure of the FPGAs is presented, considering their nature as siliconbased semiconductor devices, which provides the theoretical basis for understanding the effects of atmospheric radiation on these devices. The internal composition of the investigated FPGA is presented, highlighting its unique features.
Once the FPGA architecture is presented, the various types of SEEs are exposed, particularly those that have a significant impact on silicon-based devices. This analysis culminates in a detailed focus on SEUs (Single Event Upset), belonging to the category of transient errors known as “soft errors,” which, despite their disruptive nature, do not cause permanent damage to the device but can result in functional errors in the implemented design.
For programming the SoC, the Vivado Design Suite and Vitis IDE platforms provided by Xilinx are used. Vivado is employed for hardware design in the FPGA, and Vitis for the software program in the microprocessor.
Two different designs are developed to analyze the mentioned effects. The first is a methodology for analyzing SEUs using the SEM (Soft Error Mitigation) IP block from Xilinx, which encapsulates VHDL code. This block is used for controlled error injections, altering one or more bits, which replicates SEUs and allows for studying their behavior and the system’s responses.
The second design is a more refined and complementary version of the first, introducing a methodology for analyzing SEUs by creating a Fault Injector consisting of an XOR Gate (eXclusive OR). This configuration precisely selects the bit to alter within a set of samples processed from a sinusoidal signal using a Fast Fourier Transform (FFT) block. After the alteration and subsequent recovery or restoration of the original sinusoidal signal through an inverse FFT process, the final impact of the error is examined through simulation on the Vivado platform. In this context, although the electronic device has not been used for physical implementation, it is pertinent to highlight that integrating this design into the FPGA would be fully feasible, thus demonstrating its functionality; however, this practical application exceeds the scope of this project’s study.
El presente proyecto aborda el estudio de SEEs (Single Event Effects – Efectos de Evento Único) generados por la radiación ionizante en SoCs (Systems On Chip – Sistemas en Chip) para aplicaciones aeroespaciales, enfocándose en el análisis de fallos a nivel de equipamiento.
Primero, se describen las características generales del dispositivo electrónico investigado: el SoC de la familia Zynq 7000 de Xilinx, que es el núcleo central de la placa de desarrollo Blackboard, fabricada por RealDigital. Componentes fundamentales del SoC incluyen la FPGA (Field Programmable Gate Array – Matriz de Compuertas Programable en Campo) de la familia Artix-7 y el Microprocesador ARM Cortex-A9.
Se expone la estructura interna de las FPGAs, considerando su naturaleza como dispositivos semiconductores de silicio, lo cual sienta las bases teóricas para comprender los efectos de la radiación atmosférica en estos dispositivos. Se presenta la composición interna de la FPGA investigada, destacando sus singularidades.
Una vez presentada la arquitectura de la FPGA, se exponen los diversos tipos de SEEs y particularmente aquellos que ejercen un impacto significativo sobre los dispositivos basados en silicio. Este análisis culmina con un enfoque detallado en los SEUs (Single Event Upset – Perturbación o Alteración de Evento Único o Singular), pertenecientes a la categoría de errores transitorios conocidos como “errores suaves”, los cuales, a pesar de su naturaleza disruptiva, no ocasionan daños permanentes en el dispositivo, pero sí en el diseño que se implementa dando lugar a errores funcionales.
Para la programación del SoC se utilizan las plataformas Vivado Design Suite y Vitis IDE proporcionadas por Xilinx. Vivado se emplea para el diseño hardware en la FPGA, y Vitis para el programa software en el Microprocesador.
Se desarrollan dos diseños diferentes para analizar los efectos mencionados. El primero es una metodología de análisis de SEUs utilizando el bloque IP (Intellectual Property – Propiedad Intelectual) llamado SEM (Soft Error Mitigation – Mitigación de “Errores Suaves”) IP de Xilinx, que encapsula código VHDL. Este bloque se usa para inyecciones controladas de errores, alterando uno o más bits, lo que replica los SEUs y permite estudiar su comportamiento y las respuestas del sistema.
El segundo diseño representa una elaboración más refinada y complementaria del primero que introduce una metodología de análisis de los SEUs en el que se crea un Inyector de Fallos que consiste una Puerta XOR (eXclusive OR – O Exclusivo). Esta configuración se encarga de seleccionar de forma precisa el bit a alterar dentro de un conjunto de muestras procesadas de una señal sinusoidal, utilizando un bloque de Transformada de Fourier Rápida (FFT – Fast Fourier Transform). Tras la incidencia de la alteración y la subsiguiente recuperación o restauración de la señal sinusoidal original mediante un proceso inverso de FFT, se pretende examinar el impacto final que causa dicho error por medio de una simulación en la plataforma Vivado. En este contexto particular, aunque no se ha utilizado el dispositivo electrónico para la implementación física, es pertinente destacar que sería plenamente factible integrar este diseño en la FPGA, demostrando así su funcionalidad; no obstante, esta aplicación práctica excede el alcance del objeto de estudio de este proyecto.
Abstract:
The present project addresses the study of SEEs (Single Event Effects) caused by ionizing radiation in SoCs (Systems On Chip) for aerospace applications, focusing on the analysis of equipment-level failures.
First, the general characteristics of the investigated electronic device are described: the Zynq 7000 family SoC from Xilinx, which is the central core of the Blackboard development board, manufactured by RealDigital. Fundamental components of the SoC include the Artix-7 family FPGA (Field Programmable Gate Array) and the ARM Cortex-A9 microprocessor.
The internal structure of the FPGAs is presented, considering their nature as siliconbased semiconductor devices, which provides the theoretical basis for understanding the effects of atmospheric radiation on these devices. The internal composition of the investigated FPGA is presented, highlighting its unique features.
Once the FPGA architecture is presented, the various types of SEEs are exposed, particularly those that have a significant impact on silicon-based devices. This analysis culminates in a detailed focus on SEUs (Single Event Upset), belonging to the category of transient errors known as “soft errors,” which, despite their disruptive nature, do not cause permanent damage to the device but can result in functional errors in the implemented design.
For programming the SoC, the Vivado Design Suite and Vitis IDE platforms provided by Xilinx are used. Vivado is employed for hardware design in the FPGA, and Vitis for the software program in the microprocessor.
Two different designs are developed to analyze the mentioned effects. The first is a methodology for analyzing SEUs using the SEM (Soft Error Mitigation) IP block from Xilinx, which encapsulates VHDL code. This block is used for controlled error injections, altering one or more bits, which replicates SEUs and allows for studying their behavior and the system’s responses.
The second design is a more refined and complementary version of the first, introducing a methodology for analyzing SEUs by creating a Fault Injector consisting of an XOR Gate (eXclusive OR). This configuration precisely selects the bit to alter within a set of samples processed from a sinusoidal signal using a Fast Fourier Transform (FFT) block. After the alteration and subsequent recovery or restoration of the original sinusoidal signal through an inverse FFT process, the final impact of the error is examined through simulation on the Vivado platform. In this context, although the electronic device has not been used for physical implementation, it is pertinent to highlight that integrating this design into the FPGA would be fully feasible, thus demonstrating its functionality; however, this practical application exceeds the scope of this project’s study. Read More
Related posts:
A 12.8-GS/s 32-Parallel 1 Million-Point FFT
Binary division power models for high-level power estimation of FPGA-based DSP circuits
Errores pedagógicos frecuentes al diseñar adaptaciones curriculares para estudiantes con necesidades educativas especiales (NEE)
Control predictivo por modelo robusto y descentralizado para acoplamiento virtual de trenes
Assessing NI FPGA-based platform with MXIe
interface for use in ITER hard real-time
investment protection applications
Transmitiendo mensajes