Design and implementation of a signal acquisition and processing architecture over mPCIe on a Xilinx Artix 7

Bookmark (0)
Please login to bookmark Close

Las tarjetas de adquisición de datos basadas en FPGA se utilizan habitualmente en proyectos de gran ciencia como ITER o ASDEX Upgrade. Estos proyectos requieren características de alto rendimiento como baja latencia o alta fiabilidad.
Este trabajo presenta una arquitectura sobre una tarjeta con una FPGA, un ADC y un DAC para adquisición y procesado de datos. El diseño cuenta con un bloque de comunicación PCI que puede ser utilizado para configuración o para transferencia de datos en flujo. La arquitectura está implementada en un HDL sobre una placa Micro PCI con factor de forma pequeño. La placa cuenta con una FPGA Artix 7 con un ADC y un DAC externos que se comunican con una SPI.
La arquitectura permite la implementación de algoritmos en HLS (o en HDL), haciendo que cualquier científico los pueda implementar fácilmente sin conocimientos avanzados de modelado. Un equipo de expertos también se puede beneficiar de esta arquitectura ya que no necesita diseñar ni implementar la lógica de gestión de adquisición ni de comunicación.
El proyecto incluye además una interfaz gráfica en Python para la configuración manual y pruebas rápidas y una librería en C++ para su gestión automática e integración. El flujo de trabajo del proyecto está automatizado con herramientas estándar como Git y Make, e incluye un manual de desarrollo para facilitar su uso. Incluye filtros FIR e IIR como ejemplo de algoritmos fácilmente implementables.
El diseño permite adquisición y procesado continuo a una frecuencia de hasta 100 kSPS o adquisición y procesado hasta 200 kSPS sin el DAC.
La capacidad de transmisión en flujo a través de PCI y la facil implementación de algoritmos permite que este dispositivo se utilice para aceleración hardware de algoritmos, un caso de uso importante para campos como transcodificación de imagen y vídeo o inteligencia artificial.

​Las tarjetas de adquisición de datos basadas en FPGA se utilizan habitualmente en proyectos de gran ciencia como ITER o ASDEX Upgrade. Estos proyectos requieren características de alto rendimiento como baja latencia o alta fiabilidad.
Este trabajo presenta una arquitectura sobre una tarjeta con una FPGA, un ADC y un DAC para adquisición y procesado de datos. El diseño cuenta con un bloque de comunicación PCI que puede ser utilizado para configuración o para transferencia de datos en flujo. La arquitectura está implementada en un HDL sobre una placa Micro PCI con factor de forma pequeño. La placa cuenta con una FPGA Artix 7 con un ADC y un DAC externos que se comunican con una SPI.
La arquitectura permite la implementación de algoritmos en HLS (o en HDL), haciendo que cualquier científico los pueda implementar fácilmente sin conocimientos avanzados de modelado. Un equipo de expertos también se puede beneficiar de esta arquitectura ya que no necesita diseñar ni implementar la lógica de gestión de adquisición ni de comunicación.
El proyecto incluye además una interfaz gráfica en Python para la configuración manual y pruebas rápidas y una librería en C++ para su gestión automática e integración. El flujo de trabajo del proyecto está automatizado con herramientas estándar como Git y Make, e incluye un manual de desarrollo para facilitar su uso. Incluye filtros FIR e IIR como ejemplo de algoritmos fácilmente implementables.
El diseño permite adquisición y procesado continuo a una frecuencia de hasta 100 kSPS o adquisición y procesado hasta 200 kSPS sin el DAC.
La capacidad de transmisión en flujo a través de PCI y la facil implementación de algoritmos permite que este dispositivo se utilice para aceleración hardware de algoritmos, un caso de uso importante para campos como transcodificación de imagen y vídeo o inteligencia artificial. Read More